ÿþ<?xml version="1.0" encoding="iso-8859-1"?> <!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd"> <html xmlns="http://www.w3.org/1999/xhtml" xml:lang="en" lang="en"> <head> <title>Iulian Ober : Home</title> <meta name="Author" content="Iulian Ober"> <meta name="keywords" content="Iulian, Ober, UML, C++, CORBA, Rose, Rational, Telelogic, SCADE, TAU, XML, XMI, MFC, STL, TTCN, ttcn3, TTCN-2, Python, COM, ActiveX, Lex, Yacc, code generation, Java, advanced, real-time, software engineering, components, architecture, Verimag, verimag, VERIMAG, UML, ITU, ITU-T, telecommunications, systems"> <link rel="stylesheet" type="text/css" href="styles.css"> </head> <body> <p> Title: Refinement in embedded system design: from system level to hardware/software level <br/>Supervisors : <br/> Iulian Ober (http://www.irit.fr/~Iulian.Ober/ ) <br/> Jean-Michel Bruel ( http://jmb.c.la/ ) <br/>Embedded systems are computer systems (hardware/software) which are integrated in a larger system and which in general are designed to control and/or monitor its functioning. Embedded systems are often critical, subject to real-time and other reliability constraints. The application domains are very diverse, ranging from consumer electronics to automotive, to energy grids, to aerospace (the last one is our privileged application domain within the AESE excellence pole). More recently, progress in chip manufacturing has allowed building complex embedded architectures, including specialized processors, memory, buses, device controllers and peripherals on a same chip (such architectures are designated as Systems-on-Chip, or SoC). <br/>The most common development cycle for embedded systems is a V-cycle, in which the design phase proceeds, from a high-level architecture derived directly from requirements, by successive decompositions and refinements, towards hardware/software components code (the descending branch of the V). This is followed by component integration steps, with specific validations performed at each step (the ascending branch of the V). <br/>The main problem faced by practitioners is the absence of an integrated theory allowing them to model the system at different stages of refinement. Today, one can use AADL to capture in detail a system architecture: hardware and software components, connections, flows, etc., but the language is very limited when it comes to expressing the functional aspects of components. On the other hand, the SysML language allows capturing these functional aspects (by block diagrams, state-transition models, interaction models, etc.) but there is no support for linking it with an architecture described in AADL. Finally, when such an architecture is refined towards code (VHDL, SystemC, Ada, SCADE, or any other appropriate implementation language), it is very difficult to automate and to validate the refinement. <br/>Within this thesis, we plan to study this problem of refinement from system level to hardware/software level, using SysML as a pivot language. We will study the methodological aspects of integrating models with different levels of abstraction. We will also look into the combined use of simulation, animation and proof tools developed or used by the different communities (software engineers, hardware engineers, system engineers). Finally, we plan to study the refinement formally from some given angles, such as the temporal correctness. <br/>Context and prerequisites: This PhD thesis is connected to several financed projects in which our team is involved, and the work will be conducted in cooperation with academic and industrial partners. The candidate should have a computer science Masters degree or equivalent, and be competent in model driven engineering and formal methods. <br/>The amount of the scholarship is within the standard range for France and depends on the candidate s level and experience. <br/>--------------------------------------------------- <br/>Titre: Le raffinement dans la conception des systèmes embarqués : du système au logiciel/matériel <br/>Directeurs de recherche : <br/> Iulian Ober (http://www.irit.fr/~Iulian.Ober/ ) <br/> Jean-Michel Bruel ( http://jmb.c.la/ ) <br/>Description : <br/>Les systèmes embarqués désignent des systèmes (aussi bien matériels que logiciels) intégrés dans un environnement applicatif particulier et chargés de réaliser des fonctions du type contrôle, monitoring, etc. Généralement temps réel, et communicants, ils sont souvent critiques pour le fonctionnement de l environnement dans son ensemble. Les systèmes embarqués trouvent aujourd hui des domaines d application très variés : automobile, grille d énergie, électronique grand public, aéronautique, spatial (les deux dernier domaines étant ceux qui nous intéressent plus particulièrement dans le cadre du pôle d excellence AESE). Plus récemment, des nouveaux processus de fabrication de circuits intégrés ont rendu possibles la construction d architectures complexes, comportant des processeurs spécialisés, de la mémoire, des contrôleurs et des périphériques fondus sur une même puce  l on parle alors de systèmes sur puce (System-on-Chip). <br/>Le cycle de développement généralement utilisé pour les systèmes embarqués, et en particulier les SoC, est un cycle en V, dont la phase de conception procède, à partir d une architecture gros-grain dérivée directement des exigences du système, par décompositions et raffinements successifs pour arriver jusqu au code des composants matériels ou logiciels (branche descendante du V), pour ensuite effectuer l intégration des composants, avec à chaque pas des validations spécifiques (branche ascendante du V). <br/>Le problème auquel font face les praticiens est l absence d un langage et d une théorie unitaire leur permettant de modéliser le système aux différents niveaux de raffinement. Aujourd hui, on peut exprimer en AADL l architecture détaillée d un système, en faisant apparaître les composants matériels et logiciels, les connexions, les flots, etc. mais le langage reste très limité pour capter les aspects fonctionnels des composants. Le langage SysML permet quant à lui de capter les aspects fonctionnels (par des diagrammes de blocs, d états-transitions, etc.) mais sans support pour faire le lien avec l architecture décrite en AADL. Enfin, lorsqu une telle architecture doit être raffinée pour obtenir le code des composants matériels et logiciels (en VHDL, SystemC, Ada, SCADE, ou tout autre langage approprié), il est très difficile d automatiser ou de valider le raffinement. Dans le cadre de cette thèse on se propose d étudier cette problématique du passage du niveau système au niveau logiciel/matériel, en utilisant SysML comme langage pivot. Nous allons étudier les aspects méthodologiques de l utilisation intégrée de modèles et niveaux d abstraction variés. Nous nous intéressons au problème de combinaison des outils de simulation, d animation et de preuves formelles, que chacune des communautés (informaticiens, systémistes) utilise ou développe de son côté. Enfin, nous nous intéressons à la formalisation de ce raffinement sous des angles précis, comme sa correction temporelle. <br/>Contexte et pré-requis : La thèse s inscrit dans plusieurs projets financés et labélisés AESE auxquels participe notre équipe, et se déroulera en collaboration avec des partenaires industriels et académiques. L étudiant doit avoir des compétences dans le domaine de l ingénierie des modèles et les méthodes formelles. Une rémunération est prévue. </p> </body> </html>