IRIT - UMR 5505

Partenaires

Menu

• Présentation
  • Le mot du directeur
  • Organigramme
  • Conseils, comité d’évaluation
  • L’IRIT en chiffres
    • Personnel
    • Publications
  • Coordonnées, plans d’accès
• Axes stratégiques
  • Systèmes embarqués critiques
  • Systèmes informatiques pour la santé et l’autonomie
  • Masses de données et calcul
    • Séminaires
  • Systèmes SocioTechniques Ambiants
    • Thématiques
    • Equipes
    • Projets
    • Thèses
    • Laboratoires et industriels en lien avec la thématique
    • Evénements
    • News
    • SSTApwd
• Thèmes de recherche
  • Thème 1 - Analyse et synthèse de l’information
    • Equipe SAMoVA
    • Equipe SC
    • Equipe TCI
    • Equipe VORTEX
  • Thème 2 - Indexation et recherche d’informations
    • Equipe PYRAMIDE
    • Équipe SIG
  • Thème 3 - Interaction, Coopération, Adaptation paR l’Expérimentation (ICARE)
    • Equipe ELIPSE
    • Equipe SMAC
  • Thème 4 - Raisonnement et décision
    • Equipe ADRIA
    • Equipe LILaC
    • Equipe MELODI
  • Thème 5 - Modélisation, algorithmes et calcul haute performance
    • Equipe APO
  • Thème 6 - Architecture, systèmes et réseaux
    • Equipe IRT
    • Equipe SEPIA
    • Equipe SIERA
    • Equipe T2RS
    • Equipe TRACES
  • Thème 7 - Sûreté de développement du logiciel
    • Equipe ACADIE
    • Equipe ICS
    • Equipe MACAO
• Structures de recherches communes
  • Coopération AIRSYS
  • Laboratoire AUTODIAG
  • Programme FREMIT
  • Laboratoire ILIKS
  • Laboratoire LACII
  • Laboratoire Européen Associé (LEA) LIRP
• Projets, collaborations
  • Actions transversales
    • Groupes de travail
    • Plates-formes
    • Projets
  • Projets en cours
    • Projets ANR (Agence Nationale de la Recherche)
    • Projets européens
  • Collaborations internationales
    • Carte des relations internationales
    • Consultation de la base des relations internationales
• Evénements
  • Agenda
  • Congrès, séminaires, écoles, thèses, habilitations
    • Congrès, workshops, conférences, écoles
    • Séminaires
    • Thèses et habilitations
    • Archives
    • Rencontres Recherche-Industrie
  • Journal "noir sur blanc"
• Logiciels diffusés
• Publications
• Service documentation

Rechercher

Navigation

Publications

Sainrat Pascal

 Pour une recherche plus ciblée, utiliser l'interface d'interrogation de la base des publications de l'IRIT.
For an advanced search, please use the IRIT's publications database form.

• Livres / Books
• Ouvrages de synthèse / Books edition
• Numéros spéciaux de revues / Special issues of journals
• Actes de conférences et de workshops / Conferences proceedings
• Articles de revues internationales / International journals articles
• Articles de revues nationales / National journals articles
• Contributions à des ouvrages de synthèse / Books parts
• Conférences et workshops internationaux / International conferences articles
• Conférences et workshops nationaux / National conferences articles
• Conférences sans actes publiés / Conferences articles without published proceedings
• Rapports / Reports
• Thèses et habilitations / Thesis and HDR
• Autres types de publications / Other publications

Numéros spéciaux de revues / Special issues of journals

• Pascal Sainrat. Architecture des ordinateurs. Dans : Technique et Science Informatiques, Hermès Science, Vol. 30 N. 9, 2011.
  BibTeX

Articles de revues internationales / International journals articles

• Julian Wolf, Mike Gerdes, Florian Kluge, Sascha Uhrig, Jörg Mische, Stefan Metzlaff, Christine Rochange, Hugues Cassé, Pascal Sainrat, Theo Ungerer. RTOS support for execution of parallelized hard real-time tasks on the MERASA multi-core processor. Dans : Computer Systems Science & Engineering, CRL Publishing, Leicester - UK, Numéro spécial Real-Time Systems, Vol. 26 N. 6, p. 20-36, novembre 2011.
  BibTeX

• Theo Ungerer, Francisco Cazorla, Pascal Sainrat, Guillem Bernat, Zlatko Petrov, Hugues Cassé, Christine Rochange, Eduardo Quinones, Sascha Uhrig, Mike Gerdes, Irakli Guliashvili, Michael Houston, Florian Kluge, Stefan Metzlaff, Jörg Mische, Marco Paolieri, Julian Wolf. MERASA: Multi-Core Execution of Hard Real-Time Applications Supporting Analysability. Dans : IEEE Micro, IEEE, Numéro spécial European Multicore Processing Projects, Vol. 30 N. 5, p. 66-75, septembre 2010.
  BibTeX

• Christine Rochange, Pascal Sainrat. A Context-Parameterized Model for Static Analysis of Execution Times. Dans : Transactions on High-Performance Embedded Architecture and Compilation, Springer, Vol. 2 N. 3, p. 109-128, 2007.
  Résumé Accès : http://www.hipeac.net/journal
  BibTeX

• Koen De Bosschere, Wayne Luk, Xavier Martorell, Nacho Navarro, Mike O'Boyle, Dionisos Pnevmatikatos, Alex Ramirez, Pascal Sainrat, André Seznec, Per Stenström, Olivier Temam. High-Performance Embedded Architecture and Compilation Roadmap. Dans : Transactions on High-Performance Embedded Architecture and Compilation, Springer, Vol. 1 N. 1, p. 5-29, janvier 2007.
  Résumé
  BibTeX

• Thierry Haquin, Christine Rochange, Pascal Sainrat. CBSP: A Predictor of Sequences of Correlated Branches. Dans : Computing Letters (CoLe), Brill Academic Publishers, Leiden, The Netherlands, Vol. 1 N. 1, p. 15-29, janvier 2005.
  Résumé
  BibTeX

• Hugues Cassé, Louis Féraud, Christine Rochange, Pascal Sainrat. Using Abstract Interpretation Techniques for Static Pointer Analysis. Dans : Computer Architecture News, ACM, ISSN 0163-5694, Vol. 27 N. 1, p. 47-50, mars 1999.
  Résumé Accès : http://www.irit.fr/publis/APARA/March/208.ps.gz
  BibTeX

• Daniel Litaize, Omar Hammami, Mustapha Lalam, Abdelaziz M'zoughi, Pascal Sainrat. Multiprocessors with a serial multiport memory and a pseudo-crossbar of serial links used as a processor-memory switch. Dans : Computer Architecture News, ACM, Vol. 17 N. 6, p. 8-21, décembre 1989.
  BibTeX

Articles de revues nationales / National journals articles

• Jonathan Barre, Christine Rochange, Pascal Sainrat. Architecture d’un processeur multiflot orienté temps-réel. Dans : Technique et Science Informatiques, Hermès Science, Numéro spécial SympA'08, Vol. 29, N. 2, p. 157-178, février 2010.
  BibTeX

• Christine Rochange, Pascal Sainrat. Régulation du flot d'instructions pour des processeurs orientés temps-réel. Dans : Technique et Science Informatiques, Lavoisier, Cachan, Vol. 24, N. 8, p. 963-989, 2005.
  Résumé
  BibTeX

• Thierry Haquin, Philippe Reynes, Christine Rochange, Pascal Sainrat. Optimisation du chargement des instructions. Dans : Technique et Science Informatiques, Lavoisier, Vol. 22, N. 6, p. 689-711, 2003.
  BibTeX

• Antoine Colin, Isabelle Puaut, Christine Rochange, Pascal Sainrat. Calcul de majorants de pire temps d'exécution : état de l'art. Dans : Technique et Science Informatique, Lavoisier, Vol. 22, N. 5, p. 651-677, 2003.
  BibTeX

• Hugues Cassé, Louis Féraud, Christine Rochange, Pascal Sainrat. Une approche pour réduire la complexité du flot de contrôle dans les programmes C. Dans : Technique et science informatiques, Hermès, Vol. 21, N. 7, p. 1009-1032, 2002.
  Résumé
  BibTeX

• Dominique Lavenier, Daniel Litaize, Pascal Sainrat, Jean-Michel Muller. Et demain, quel PC ? Dans : Technique et science informatiques, Hermès, Vol. 20, p. 111-120, janvier 2001.
  BibTeX

• Christine Rochange, Ph. T. Hai, Pascal Sainrat, Daniel Litaize. Préchargement de données dans les caches. Dans : Technique et Science Informatiques, Hermès, Vol. 16, N. 4, p. 425-456, avril 1997.
  Résumé
  BibTeX

• Per Stenström, Pascal Sainrat, Christine Rochange. Conception de la mémoire dans les multiprocesseurs à mémoire partagée. Dans : Calculateurs Parallèles, Vol. 6, N. 3, p. 83-136, 1994.
  BibTeX

Contributions à des ouvrages de synthèse / Books parts

• Christine Rochange, Pascal Sainrat. Architecture des machines. Dans : Encyclopédie de l'informatique et des systèmes d'information. Jacky Akoka, Isabelle Comyn-Wattiau (Eds.), Vuibert, p. 147-159, novembre 2006.
  BibTeX

• Daniel Litaize, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Architecture of Parallel and Distributed Systems. Dans : Handbook in Information Systems, volume 5: Handbook on Parallel and Distributed Processing. J. Blazewicz, K. Ecker, B. Plateau, D. Trystram (Eds.), Springer-Verlag, p. 166-221, International Handbooks on Information Systems, 1999.
  Résumé
  BibTeX

• Daniel Litaize, Omar Hammami, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. La liaison série à ultra haut débit : une (la?) solution pour les liaisons inter-modules en environnement multiprocesseur. Dans : Technologies Matérielles Futures pour l'ordinateur. - - (Eds.), Frontières, Paris, p. 167-177, 1991.
  BibTeX

Conférences et workshops internationaux / International conferences articles

• Roman Bourgade, Christine Rochange, Pascal Sainrat. Predictable Two-Level Bus Arbitration for Heterogeneous Task Sets (regular paper). Dans : International Conference on Architecture of Computing Systems (ARCS 2012), Prague, 19/02/2012-23/02/2013, Springer, p. 341-351, février 2013.
  BibTeX

• Hicham Agrou, Pascal Sainrat, Marc Gatti, Patrice Toillon. Mastering The Behavior of Multi-Core Systems to Match Aviation Requirements (regular paper). Dans : Digital Avionics Systems Conference (DASC 2012), Williamsburg, VA, USA, 14/10/2012-18/10/2012, Vol. 6E5, IEEE, p. 1-12, octobre 2012.
  Résumé Accès : http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6382403
  BibTeX

• Mike Gerdes, Florian Kluge, Theo Ungerer, Christine Rochange, Pascal Sainrat. Time Analysable Synchronisation Techniques for Parallelised Hard Real-Time Applications (regular paper). Dans : Design, Automation and Test in Europe (DATE 2012), Dresden, 12/03/2012-16/03/2012, IEEE, p. 671-676, mars 2012.
  BibTeX

• Hicham Agrou, Marc Gatti, Pascal Sainrat, Patrice Toillon. A Design Approach for Predictable and Efficient Multi-Core Processor for Avionics (regular paper). Dans : Digital Avionics Systems Conference (DASC 2011), Seattle, 16/10/2011-20/10/2011, Vol. 7D3, IEEE, p. 1-11, octobre 2011 (Session Best Paper).
  Résumé Accès : http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6096128
  BibTeX

• Roman Bourgade, Christine Rochange, Pascal Sainrat. Predictable Bus Arbitration Schemes for Heterogeneous Time-Critical Workloads Running on Multicore Processors (short paper). Dans : Emerging Technologies and Factory Automation (ETFA 2011), Toulouse, 05/09/2011-09/09/2011, IEEE, p. 1-4, septembre 2011.
  Résumé Accès : http://www.irit.fr/publis/TRACES/12619_etfa2011.pdf
  BibTeX

• Hugues Cassé, Jonathan Barre, Rodolphe Vaillant-David, Pascal Sainrat. Fast Instruction-Accurate Simulation with SimNML (regular paper). Dans : Workshop on Rapid Simulation and Performance Evaluation: Methods and Tools (RAPIDO 2011), Heraklion, Crète, Grèce, 22/01/2011, Université de Lille, p. 8-12, janvier 2011.
  Accès : http://www.irit.fr/publis/TRACES/12161_rapido2011.pdf
  BibTeX

• Clément Ballabriga, Hugues Cassé, Christine Rochange, Pascal Sainrat. OTAWA: an Open Toolbox for Adaptive WCET Analysis (regular paper). Dans : IFIP Workshop on Software Technologies for Future Embedded and Ubiquitous Systems (SEUS 2010), Waidhofen/Ybbs, Austria, 13/10/2010-15/10/2010, Springer, p. 35-46, octobre 2010.
  Accès : http://www.irit.fr/publis/TRACES/11771_seus2010.pdf
  BibTeX

• Christine Rochange, Armelle Bonenfant, Pascal Sainrat, Mike Gerdes, Julian Wolf, Theo Ungerer, Zlatko Petrov, Frantisek Mikulu. WCET Analysis of a Parallel 3G Multigrid Solver Executed on the MERASA Multi-core (regular paper). Dans : International Workshop on Worst-Case Execution Time Analysis (WCET 2010), Brussels, 06/07/2010, Vol. 268, Björn Lisper (Eds.), Austrian Computer society, p. 92-102, juillet 2010.
  Accès : http://www.irit.fr/publis/TRACES/11647_wcet2010.pdf
  BibTeX

• Roman Bourgade, Christine Rochange, Marianne de Michiel, Pascal Sainrat. MBBA: a Multi-Bandwidth Bus Arbiter for hard real-time (regular paper). Dans : International Conference on Embedded and Multimedia Computing (EMC 2010), Cebu, Philippines, 11/08/2010-13/08/2010, IEEE, p. 1-8, août 2010 (Best paper).
  Accès : http://www.irit.fr/publis/TRACES/11588_emc2010-bourgade-final.pdf
  BibTeX

• Hugues Cassé, Pascal Sainrat, Clément Ballabriga, Marianne de Michiel. Experimentation of WCET computation on both ends of automotive processor range (regular paper). Dans : Workshop on Critical Automotive applications: Robustness and Safety (CARS 2010), Valencia, Spain, 27/04/2010, ACM, p. 67-70, mai 2010.
  Accès : http://www.irit.fr/publis/TRACES/11476_cars2010.pdf
  BibTeX

• Julian Wolf, Mike Gerdes, Sascha Uhrig, Jörg Mische, Florian Kluge, Stefan Metzlaff, Christine Rochange, Hugues Cassé, Pascal Sainrat, Theo Ungerer. RTOS Support for Parallel Execution of Hard Real-Time Applications on the MERASA Multi-Core Processor (regular paper). Dans : International Symposium on Object/component/service-oriented Real-time distributed Computing (ISORC 2010), Carmona, Spain, 05/05/2010-06/05/2010, IEEE, p. 193-201, mai 2010.
  Accès : http://www.irit.fr/publis/TRACES/11376_isorc2010.pdf
  BibTeX

• Tahiry Ratsiambahotra, Hugues Cassé, Pascal Sainrat. A Versatile Generator of Instruction Set Simulators and Disassemblers. Dans : International Symposium on Performance Evaluation of Computer and Telecommunication Systems (SPECTS 2009), Istanbul, Turkey, 13/07/2009-16/07/2009, IEEE, p. 65-72, juillet 2009.
  Accès : http://www.irit.fr/publis/TRACES/10727_spects09.pdf
  BibTeX

• Niklas Holsti, Jan Gustafsson, Guillem Bernat, Clément Ballabriga, Armelle Bonenfant, Roman Bourgade, Hugues Cassé, Daniel Cordes, Albrecht Kadlec, Raimund Kirner, Jens Knoop, Paul Lokuciejewski, Nicholas Merriam, Marianne de Michiel, Adrian Prantl, Bernhard Rieder, Christine Rochange, Pascal Sainrat, Markus Schordan. WCET Tool Challenge 2008: report. Dans : International Workshop on Worst-Case Execution Time Analysis (WCET 2008), Prague, 01/07/2008-01/07/2008, Austrian Computer society, p. 149-171, octobre 2008.
  Accès : http://www.irit.fr/publis/TRACES/9687_challenge08.pdf
  BibTeX

• Roman Bourgade, Clément Ballabriga, Hugues Cassé, Christine Rochange, Pascal Sainrat. Accurate analysis of memory latencies for WCET estimation (regular paper). Dans : International Conference on Real-Time and Network Systems (RTNS 2008), Rennes, 16/10/2008-17/10/2008, IRISA, p. 161-170, octobre 2008.
  Accès : http://www.irit.fr/publis/TRACES/9445_rtns08final.pdf
  BibTeX

• Marianne de Michiel, Armelle Bonenfant, Hugues Cassé, Pascal Sainrat. Static loop bound analysis of C programs based on flow analysis and abstract interpretation. Dans : IEEE International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA 2008), Kaohsiung, Taiwan, 25/08/2008-27/08/2008, IEEE Computer Society, p. 161-168, août 2008.
  Résumé Accès : http://www.irit.fr/publis/TRACES/9176_rtcsa_2008_publie_michiel-loopbounds.pdf - http://www.irit.fr/publis/TRACES/9176_rtcsa_2008_michiel-loopbound-slides.pdf
  BibTeX

• Fadia Nemer, Hugues Cassé, Pascal Sainrat, Jean-Paul Bahsoun. Inter-Task WCET computation for A-way Instruction Caches. Dans : IEEE International Symposium on Industrial Embedded Systems (SIES 2008), Montpellier, 11/06/2008-13/06/2008, IEEE, p. 193-200, juin 2008.
  Accès : http://www.irit.fr/publis/TRACES/9093_sies_08.pdf
  BibTeX

• Jonathan Barre, Christine Rochange, Pascal Sainrat. An Architecture for the Simultaneous Execution of Hard Real-Time Threads. Dans : International Conference on Embedded Computer Systems : Architectures, Modeling, and Simulation (IC-SAMOS 2008), Samos, 21/07/2008-24/07/2008, IEEE, p. 18-24, juillet 2008.
  Accès : http://www.irit.fr/publis/TRACES/9071_samos2008.pdf
  BibTeX

• Jonathan Barre, Christine Rochange, Pascal Sainrat. A Predictable Simultaneous Multithreading Scheme for Hard Real-Time. Dans : International Conference on Architecture of Computing Systems, Dresden, 25/02/2008-28/02/2008, Springer, LNCS 4934, p. 161-172, février 2008 (Best Paper).
  Accès : http://www.irit.fr/publis/TRACES/ARCS08-final.pdf
  BibTeX

• Clément Ballabriga, Hugues Cassé, Pascal Sainrat. An improved approach for set-associative instruction cache partial analysis. Dans : Annual ACM Symposium on Applied Computing (SAC 2008), Fortaleza (Brazil), 16/03/2008-20/03/2008, ACM, p. 360-368, mars 2008.
  Résumé Accès : http://www.irit.fr/publis/TRACES/8311_sac08.pdf
  BibTeX

• Fadia Nemer, Hugues Cassé, Pascal Sainrat, Ali Awada. Improving the WCET accuracy by inter-task instruction cache analysis. Dans : IEEE International Symposium on Industrial Embedded Systems (SIES 2007), Lisbonne, 04/07/2007-06/07/2007, IEEE, p. 25-32, juillet 2007.
  Accès : http://www.irit.fr/publis/TRACES/7839_SIES07.pdf
  BibTeX

• Clément Ballabriga, Hugues Cassé, Pascal Sainrat. WCET computation on software components by partial static analysis. Dans : Junior Researcher Workshop on Real-Time Computing, Nancy, 29/03/2007-30/03/2007, LORIA, p. 15-18, mars 2007.
  Résumé Accès : http://www.irit.fr/publis/TRACES/7790_JRWRTC07.pdf
  BibTeX

• Hugues Cassé, Christine Rochange, Pascal Sainrat. On the sensitivity of WCET estimates to the variability of basic blocks execution times. Dans : International Conference on Real-Time and Network Systems (RTNS 2007), Nancy, 29/03/2007-30/03/2007, INPL, p. 85-92, mars 2007.
  Résumé Accès : http://www.irit.fr/publis/TRACES/7547_rtns07.pdf
  BibTeX

• Fadia Nemer, Hugues Cassé, Pascal Sainrat, Jean-Paul Bahsoun, Marianne de Michiel. PapaBench : A Free Real-Time Benchmark. Dans : International Workshop on Worst-Case Execution Time Analysis (WCET 2006), Dresden, 04/07/2006, Frank Mueller (Eds.), Dagstuhl Research Online Publication Server, (en ligne), juillet 2006.
  Résumé Accès : http://www.irit.fr/publis/TRACES/6680_papabench_wcet2006.pdf
  BibTeX

• Djemai Kebbal, Pascal Sainrat. Combining Symbolic Execution and Path Enumeration in Worst-Case Execution Time Analysis. Dans : International Workshop on Worst-Case Execution Time Analysis (WCET 2006), Dresden, 04/07/2006, Dagstuhl Research Online Publication Server, (en ligne), juillet 2006.
  Résumé Accès : http://drops.dagstuhl.de/opus/volltexte/2006/675/pdf/WCET_Kebbal.675.pdf
  BibTeX

• Jonathan Barre, Cédric Landet, Christine Rochange, Pascal Sainrat. Modeling Instruction-Level Parallelism for WCET Evaluation. Dans : IEEE International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA 2006), Sidney, 16/08/2006-18/08/2006, IEEE, p. 61-67, août 2006.
  Résumé Accès : http://www.irit.fr/publis/TRACES/6668_rtcsa06.pdf
  BibTeX

• Christine Rochange, Pascal Sainrat. Code padding to improve the WCET calculability. Dans : International Conference on Real-Time and Network Systems (RTNS 2006), Poitiers, 30/05/2006-31/05/2006, LISI-ENSMA, p. 159-168, mai 2006.
  Résumé Accès : http://www.irit.fr/publis/TRACES/rtns06.pdf
  BibTeX

• Hugues Cassé, Pascal Sainrat. OTAWA, a framework for experimenting WCET computations. Dans : European Congress on Embedded Real-Time Software (ERTS 2006), Toulouse, 25/01/2006-27/01/2006, Société de l'Electricité, de l'Electronique et des Technologies de l'Information et de la Communication (SEE), (support électronique), janvier 2006.
  Résumé Accès : http://www.irit.fr/publis/TRACES/6278_ERTS06.pdf
  BibTeX

• Claire Burguiere, Christine Rochange, Pascal Sainrat. A Case for Static Branch Prediction in Real-Time Systems. Dans : 11th IEEE International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA), Hong-Kong, 17/08/2005-19/08/2005, IEEE, p. 33-38, août 2005.
  Résumé Accès : http://www.irit.fr/publis/TRACES/5834_rtcsa.pdf
  BibTeX

• Christine Rochange, Pascal Sainrat. A Time-Predictable Execution Mode for Superscalar Pipelines with Instruction Prescheduling. Dans : ACM International Conference on Computing Frontiers, Ischia, Italy, 04/05/2005-06/05/2005, ACM, p. 307-314, mai 2005.
  Résumé Accès : http://www.irit.fr/publis/TRACES/5143_CF05.pdf - http://www.irit.fr/publis/TRACES/5143_slidesCF05.pdf
  BibTeX

• Christine Rochange, Pascal Sainrat. Vers une prédictibilité temporelle des processeurs haute-performance. Dans : 12th International Conference on Real-Time Systems, Paris, 30/03/2004-01/04/2004, BIRP, p. 282-300, mars 2004.
  Résumé Accès : http://www.irit.fr/publis/TRACES/5338_rts04.pdf
  BibTeX

• Hugues Cassé, Christine Rochange, Pascal Sainrat. An Open Framework for WCET Analysis. Dans : IEEE Real-Time Systems Symposium - WIP session, Lisbonne, 05/12/2004-07/12/2004, IEEE, p. 13-16, décembre 2004.
  Résumé
  BibTeX

• Christine Rochange, Pascal Sainrat. Towards Designing WCET-predictable Processors. Dans : 3rd Workshop on Worst-Case Execution Time Analysis, Porto, 01/07/2003, --, p. 87-90, juillet 2003.
  Résumé Accès : http://www.irit.fr/publis/TRACES/3840_wcet2003.pdf
  BibTeX

• Christine Rochange, Pascal Sainrat. Difficulties in Computing the WCET for Processors with Speculative Execution. Dans : 2nd Intl. Workshop on Worst Case Execution Time Analysis, Vienne, 18/06/2002, University of York, p. 68-71, juin 2002.
  Résumé Accès : http://www.irit.fr/publis/TRACES/3292_wcet2002.pdf
  BibTeX

• Christine Rochange, Pascal Sainrat, Louis Féraud, Hugues Cassé. Using Abstract Interpretation Technics for Static Pointer Analysis. Dans : 3rd workshop on Interaction Between Compilers and Computer Architectures (INTERACT'3), San Jose, USA, 03/10/1999-07/10/1999, Pen-Chung Yew, University of Minnesota, octobre 1999.
  Résumé Accès : http://www.irit.fr/publis/APARA/March/A_Interact3.ps.gz
  BibTeX

• Carmen Turinici, Christine Rochange, Pascal Sainrat. Instruction Reuse Based on Dependent Instruction Sequences. Dans : 6th International Symposium on Automatic Control and Computer Engineering (SACCS'98), Iasi, Roumanie, 20/11/1998-21/11/1998, D. Grigoras, Matrix Rom Publ., Bucharest, p. 134-139, novembre 1998.
  Résumé
  BibTeX

• André Seznec, Stephan Jourdan, Pascal Sainrat, P. Michaud. Multiple-Block Ahead Branch Predictors. Dans : 7th International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS-VII), Cambridge, Massachusetts, ACM, p. 116-127, octobre 1996.
  Résumé Accès : http://www.irit.fr/publis/APARA/March/A_Asplos7.ps.gz
  BibTeX

• Stephan Jourdan, Pascal Sainrat, Daniel Litaize. Is symmetry Really Worthwhile ? Dans : 21st Euromicro Conference: Design of Hardware/Software Systems, -, IEEE Computer Society press, Los Alamitos, California, p. 196-203, septembre 1995.
  Résumé Accès : http://www.irit.fr/publis/APARA/March/A_Euromicro94.ps.gz
  BibTeX

• Stephan Jourdan, Pascal Sainrat, Daniel Litaize. An Investigation of the Performance of Various Instruction-Issue Buffer Topologies. Dans : 28th Annual International Symposium on Microarchitecture (MICRO-28), Ann Arbor, IEEE/ACM, p. 279-284, décembre 1995.
  Résumé Accès : http://www.irit.fr/publis/APARA/March/A_Micro28.ps.gz
  BibTeX

• Stephan Jourdan, Pascal Sainrat, Daniel Litaize. Exploring Configurations of Functional Units in an Out-Of-Order Superscalar Microprocessor. Dans : 22nd International Symposium on Computer Architecture, Santa Margherita Ligure, IEEE-ACM, p. 117-125, juin 1995.
  Résumé Accès : http://www.irit.fr/publis/APARA/Superscalar/A_ISCA22.ps.gz
  BibTeX

• Daniel Litaize, Dominique Carrière, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Using Ultra High-Speed Serial Links in Shared-Memory Multiprocessors. Dans : Open Bus Systems '94, Paris, VITA, p. 103-110, janvier 1994.
  Résumé
  BibTeX

• Christine Rochange, Pascal Sainrat, Daniel Litaize. Performance of M3S for the SOR algorithm. Dans : Conference on Parallel ARchitectures and Languages Europe (PARLE), Munich, Springer, p. 676-679, juin 1993.
  BibTeX

• Daniel Litaize, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Towards a shared-memory massively parallel multiprocessor. Dans : IEEE International Symposium on Computer Architecture, Gold Coast, Australie, IEEE, p. 70-79, mai 1992.
  BibTeX

• Dominique Carrière, Daniel Litaize, Christine Rochange, Pascal Sainrat. Design of the memory plane of the M3S project. Dans : International Workshop on Field-Programmable Logic and Applications, Vienne, University of Kaiserslautern, septembre 1992.
  BibTeX

• Daniel Litaize, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. The design of the M3S project : a Multiported Shared Memory Multiprocessor. Dans : Supercomputing, Minneapolis, IEEE, p. 326-335, novembre 1992.
  BibTeX

• Pascal Sainrat, Daniel Litaize. On some technical problems inherent to the use of high-speed digital circuits. Dans : International Workshop on Parallel Computing, Trani, Italie, -, p. 194-197, septembre 1991.
  BibTeX

• Daniel Litaize, Fatima-Zahra Elkhlifi, Mustapha Lalam, Abdelaziz M'zoughi, Pascal Sainrat. Multiprocessors with serial multiport memories. Dans : Conference on Parallel ARchitectures and Languages Europe (PARLE), Eindhoven, The Netherlands, Springer-Verlag (LNCS-365), p. 34-51, juin 1989.
  BibTeX

• Fatima-Zahra Elkhlifi, Omar Hammami, Mustapha Lalam, Daniel Litaize, Pascal Sainrat. Multiprocessors system with caches, serial multiport memory and pseudo crossbar of serial links. Dans : Applied Informatics, Grindelwald, Switzerland, -, p. 167-170, février 1989.
  BibTeX

Conférences et workshops nationaux / National conferences articles

• Tahiry Ratsiambahotra, Hugues Cassé, Christine Rochange, Pascal Sainrat. Génération automatique de simulateurs fonctionnels de processeurs. Dans : Symposium sur les Architectures Nouvelles de Machines (SympA 2008), Fribourg, 11/02/2008-13/02/2008, Ecole d'ingénieurs et d'architectes de Fribourg, (support électronique), février 2008.
  Accès : http://hal.archives-ouvertes.fr/action/open_file.php?url=http://hal.archives-ouvertes.fr/docs/00/20/23/28/PDF/RaCaRoSa2008.1.pdf&docid=202328
  BibTeX

• Jonathan Barre, Christine Rochange, Pascal Sainrat. Une architecture SMT pour le temps-réel strict. Dans : Symposium sur les Architectures Nouvelles de Machines (SympA 2008), Fribourg, 11/02/2008-13/02/2008, Ecole d'ingénieurs et d'architectes de Fribourg, (support électronique), février 2008.
  Accès : http://www.irit.fr/publis/TRACES/8558_sympa2008.pdf
  BibTeX

• Jonathan Barre, Cédric Landet, Christine Rochange, Pascal Sainrat. Calcul de temps d'exécution pire cas pour un processeur superscalaire à exécution non ordonnée. Dans : Symposium sur les Architectures Nouvelles de Machines (SympA 2006), Perpignan, 04/10/2006-06/10/2006, Université de Perpignan, p. 1-11, octobre 2006.
  Accès : http://www.irit.fr/publis/TRACES/6738_sympa9.pdf
  BibTeX

• Philippe Reynes, Thierry Haquin, Christine Rochange, Pascal Sainrat. Etude préparatoire à la réutilisation de chaînes. Dans : 8ème Symposium en Architectures Nouvelles de Machines (SYMPA'8), Hammamet, Tunisie, 10/04/2002-12/04/2002, Ecole supérieure des sciences et techniques de Tunis, p. 365-372, avril 2002.
  Résumé Accès : http://www.irit.fr/publis/APARA/March/3115.ps.gz
  BibTeX

• Thierry Haquin, Philippe Reynes, Christine Rochange, Pascal Sainrat. Optimisations du chargement des instructions. Dans : 8ème Symposium en Architectures Nouvelles de Machines (SYMPA'8), Hammamet, Tunisie, 10/04/2002-12/04/2002, Ecole Supérieure des Sciences et Techniques de Tunis, p. 257-264, avril 2002.
  Résumé Accès : http://www.irit.fr/publis/APARA/March/3114.pdf.gz
  BibTeX

• Pascal Sainrat, Olivier Sentieys. Conférence invitée : DSP et processeurs superscalaires : la convergence ? Dans : ASTI'2001 - SYMPA 7 : 7ème symposium en architectures de machines, Paris, 24/04/2001-27/04/2001, INRIA, p. 191, avril 2001.
  BibTeX

• Thierry Haquin, Christine Rochange, Pascal Sainrat. Une extension de la résolution partielle dans les BTBs. Dans : 6ème Symposium sur les Architectures Nouvelles de Machines (SYMPA'6), Besançon, 19/06/2000-22/06/2000, Université de Besançon, France, p. 77-86, juin 2000.
  Résumé
  BibTeX

• Carmen Turinici, Christine Rochange, Pascal Sainrat. Prédicteurs mixtes pour l'anticipation des instructions. Dans : 5ème Symposium sur les Architectures Nouvelles de Machines (SYMPA'5), Rennes, 08/06/1999-11/06/1999, INRIA, p. 165-174, juin 1999.
  Résumé
  BibTeX

• H. Pham Tuong, Christine Rochange, Pascal Sainrat, Daniel Litaize. Prédiction de l'adresse des lectures pour tolérer la latence des accès mémoire. Dans : 9èmes Rencontres du Parallélisme (RenPar9), Lausanne, -, p. 181-184, mai 1997.
  Résumé Accès : http://www.irit.fr/publis/APARA/March/A_Renpar9.ps.gz
  BibTeX

• Pascal Sainrat, Stephan Jourdan, Daniel Litaize. Tampons d'amorçage des microprocesseurs superscalaires à exécution non ordonnée : une analyse. Dans : 8èmes Rencontres du Parallélisme, Bordeaux, -, p. 121-124, mai 1996.
  Résumé Accès : http://www.irit.fr/publis/APARA/March/A_Renpar8_1.ps.gz
  BibTeX

• Stephan Jourdan, Pascal Sainrat. Analyse de l'impact des dépendances de données. Dans : 7èmes Rencontres du Parallélisme, Mons, Belgique, -, p. 32-36, mai 1995.
  Accès : http://www.irit.fr/publis/APARA/Superscalar/P_Renpar7.ps.gz
  BibTeX

• Stephan Jourdan, Pascal Sainrat. Parallélisme potentiel de grain fin des programmes d'évaluation SPEC92. Dans : 4ème symposium sur les Architectures Nouvelles de Machines, Rennes, -, p. 97-106, décembre 1995.
  Accès : http://www.irit.fr/publis/APARA/March/S_PRCANM4.ps.gz
  BibTeX

• Daniel Litaize, Christophe Guittenit, Abdelaziz M'zoughi, Pascal Sainrat. Applications des liaisons série en environnement multiprocesseur à mémoire commune. Dans : Journées PRC/GDR Architecture de Machines Nouvelles, Orsay, -, p. 31-36, janvier 1994.
  BibTeX

Conférences sans actes publiés / Conference articles without published proceedings

• Hicham Agrou, Marc Gatti, Pascal Sainrat, Patrice Toillon. Multi-Core Architectures. Dans : Certification Together International Conference, Toulouse, 29/11/2011-01/12/2011.
  BibTeX

• Christine Rochange, Pascal Sainrat. Multicores and Critical Systems: Challenges for Temporal Analysability. Dans : SAE AeroTech Congress & Exhibition, Toulouse, 18/10/2011-21/10/2011.
  BibTeX

• Armelle Bonenfant, Marianne de Michiel, Pascal Sainrat. oRange: A Tool For Static Loop Bound Analysis. Dans : Workshop on Resource Analysis, University of Hertfordshire, Hatfield, UK, 09/09/2008.
  Accès : http://www.irit.fr/publis/TRACES/9686_workshop_resource_analysis_2008.pdf
  BibTeX

• Pascal Sainrat. Processeurs haute performance. Dans : Ecole thématique en Architectures des systèmes matériels enfouis et méthodes de conception associées (ARCHI'05), Autrans, 21/03/2005-25/03/2005, Arnaud Tisserand (Eds.).
  BibTeX

• Pascal Sainrat. De l'architecture des ordinateurs à la détermination de temps d'exécution maximum. Dans : Séminaire, LAAS, 29/03/2001.
  BibTeX

• Pascal Sainrat, Bernard Lecussan. Architecture du noeud d'une grappe de processeurs. Dans : Ecole thématique iHPerf2000, Aussois, France, 04/12/2000-08/12/2000.
  Accès : http://www.irisa.fr/iHPerf2000/actes/Ch1.ps.gz
  BibTeX

• Pascal Sainrat. Architecture des processeurs superscalaires. Dans : Ecole thématique du CNRS sur la conception d'architectures de systèmes informatiques dédiés à des applications spécifiques de type "enfoui", Seix, France, 20/11/2000-23/11/2000.
  Accès : http://www.ens-lyon.fr/LIP/Ecoles_Archi/sainrat.pdf
  BibTeX

• Christine Rochange, Pascal Sainrat. Evaluation de performances des processeurs superscalaires. Dans : Colloque Outils et Méthodologies pour l'Architecture des Ordinateurs, Orsay, France, 22/09/1998-23/09/1998.
  BibTeX

• Daniel Litaize, Pascal Sainrat. Communications in Shared-Memory Multiprocessors. Dans : International Workshop on New Technologies, Interconnects and Communications in Distributed and Parallel Systems, Toulouse, 16/06/1997-17/06/1997.
  BibTeX

• Daniel Litaize, Pascal Sainrat. Consequences of the use of ultra high speed serial links as memory-processors and memory-I/O networks in shared-memory multiprocessor and vector supercomputers. Dans : Workshop franco-americano-suédois on Computer Architecture, Ecole Polytechnique de Palaiseau, .
  BibTeX

• Dominique Carrière, Stephan Jourdan, Daniel Litaize, Christine Rochange, Pascal Sainrat. Le parallélisme de données et d¿instructions dans les multiprocesseurs à mémoire commune. Dans : Journées sur le parallélisme de l¿IRIT, Toulouse, .
  BibTeX

• Daniel Litaize, Christophe Guittenit, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Serial Multiported Memory used as a cache disk in I/O subsystems. Dans : Fourth Workshop on Scalable Shared-Memory Multiprocessors, Chicago, .
  BibTeX

• Daniel Litaize, Dominique Carrière, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Le module mémoire et la liaison série du multiprocesseur M3S. Dans : Forum des recherches en informatique, Palaiseau, .
  BibTeX

• Christine Rochange, Pascal Sainrat. Evaluation du multiprocesseur M3S par analyse de la valeur moyenne. Dans : Journée des jeunes chercheurs en systèmes à mémoire logiquement partagée, Toulouse, .
  BibTeX

• Daniel Litaize, Abdelaziz M'zoughi, Pascal Sainrat, Dominique Carrière, Christine Rochange. Projet M3S : multiprocesseur à mémoire multiport série. Dans : Journées ¿Modèles d¿exécution et architectures parallèles¿ ; PRC-ANM, Rennes, .
  BibTeX

• Dominique Carrière, Daniel Litaize, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Update on the M3S project. Dans : 3rd Workshop on Scalable Shared-Memory Multiprocessors, San Diego, .
  BibTeX

• Daniel Litaize, Abdelaziz M'zoughi, Pascal Sainrat, Jean-Claude Salinier, Mustapha Lalam. Le projet M3S : multiprocesseur à mémoire multiport série. Dans : Premières journées du PRC Architectures de machines, Toulouse, .
  BibTeX

• Daniel Litaize, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. La liaison série à ultra haut débit : une (la?) solution pour les liaisons inter-modules en environnement multiprocesseur. Dans : Colloque "Technologies Matérielles Futures pour l'ordinateur", Paris, .
  BibTeX

• Daniel Litaize, Omar Hammami, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Multiprocesseur massivement parallèle à mémoire multiport série. Dans : Troisième symposium sur les Architectures Nouvelles de Machines, Palaiseau, .
  BibTeX

• Daniel Litaize, Omar Hammami, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Project M3S : How serial links are well suited for scalability. Dans : Second Workshop on Scalable Shared Memory Multiprocessors, Toronto, .
  BibTeX

• Daniel Litaize, Omar Hammami, Pascal Sainrat, René Pulou. Les liaisons série du multiprocesseur M3S : justification, problèmes techniques, solutions. Dans : Deuxième symposium sur les Architectures Nouvelles de Machines, Toulouse, .
  BibTeX

• Daniel Litaize, Fatima-Zahra Elkhlifi, Mustapha Lalam, Abdelaziz M'zoughi, Pascal Sainrat. Présentation de M3S : Multiprocesseur à mémoire multiport série. Dans : Journées " Algorithmes parallèles et architectures nouvelles", Toulouse, .
  BibTeX

Rapports / Reports

• Roman Bourgade, Christine Rochange, Pascal Sainrat. Predictable Bus Arbitration Schemes for Heterogeneous Time-Critical Workloads Running on Multicore Processors. Rapport de recherche, IRIT/RR--2011-19--FR, IRIT, juillet 2011.
  Accès : http://www.irit.fr/publis/TRACES/bourgade-report.pdf
  BibTeX

• Marianne de Michiel, Armelle Bonenfant, Hugues Cassé, Pascal Sainrat. Loop normalization. Rapport de recherche, RR-2010-17-EN, IRIT, octobre 2010.
  Résumé Accès : http://www.irit.fr/publis/TRACES/RR_2010_17_EN.pdf
  BibTeX

• Armelle Bonenfant, Ian Broster, Clément Ballabriga, Guillem Bernat, Hugues Cassé, Michael Houston, Nicholas Merriam, Marianne de Michiel, Christine Rochange, Pascal Sainrat. Coding guidelines for WCET analysis using measurement-based and static analysis techniques. Rapport de recherche, IRIT/RR--2010-8--FR, IRIT, mars 2010.
  Accès : http://www.irit.fr/publis/TRACES/IRIT-RR--2010-8--FR.pdf
  BibTeX

• Marianne de Michiel, Armelle Bonenfant, Pascal Sainrat, Hugues Cassé. Normalisation de boucles pour l'évaluation du nombre maximum d'itérations. Rapport de recherche, IRIT/RR-2008-3-FR, IRIT, février 2008.
  Accès : http://www.irit.fr/publis/TRACES/RR-2008-3-FR.pdf
  BibTeX

• Christine Rochange, Pascal Sainrat. Dissecting Execution Traces to Understand Long Timing Effects. Rapport de recherche, IRIT-2005-6-R, IRIT, février 2005.
  Accès : http://www.irit.fr/publis/TRACES/5729_2005-6-R.pdf
  BibTeX

• Christine Rochange, Pascal Sainrat. Regulating the instruction flow to make the processor pipeline time-predictable. Rapport de recherche, IRIT/2004-10-R, IRIT, avril 2004.
  Résumé
  BibTeX

• Marc Finet, Christine Rochange, Pascal Sainrat. GEP 1.0 - Générateur d'émulateurs de processeurs - Manuel de référence. Rapport de recherche, 2002-40-R, IRIT, décembre 2002.
  Résumé
  BibTeX

• Nathalie Drach, Christine Rochange, Pascal Sainrat, Olivier Temam. Bibliothèque de simulation de processeurs : état d'avancement. Rapport de contrat, 1, IRIT, 2002.
  BibTeX

• Antoine Colin, Isabelle Puaut, Christine Rochange, Pascal Sainrat. Calcul de majorants de pire temps d'exécution : état de l'art. Rapport de recherche, 2002-15-R et PI1461, IRIT et IRISA, Université Paul Sabatier, Toulouse et université Rennes II, mai 2002.
  Résumé Accès : http://www.irit.fr/publis/APARA/March/3196.pdf.gz
  BibTeX

• Pascal Sainrat, Christine Rochange. Principe de fonctionnement des architectures superscalaires. Rapport de contrat, T/INF/PATER/012DTE1.0, Réalix Technologies & Aérospatiale, mai 2000.
  BibTeX

• Pascal Sainrat, Christine Rochange. Choix d'un processeur superscalaire pour le temps réel. Rapport de contrat, T/INF/PATER/018DTE1.0, Réalix Technologies & Aérospatiale, août 2000.
  BibTeX

• Christine Rochange, Pascal Sainrat. Déterminisme et mécanismes des processeurs superscalaires. Rapport de contrat, T/INF/PATER/016DTE1.0, Réalix Technologies & Aérospatiale, juillet 2000.
  BibTeX

• Daniel Litaize, Jean-Claude Salinier, Abdelaziz M'zoughi, Fatima-Zahra Elkhlifi, Mustapha Lalam, Pascal Sainrat. Shared memory multiprocessor system using a set of serial links as processors-memory switch. Rapport de recherche, US06112287, IRIT, août 2000.
  BibTeX

• H. Pham Tuong, Christine Rochange, Pascal Sainrat, Daniel Litaize. Prédiction de l'adresse des lectures pour tolérer la latence des accès mémoires/Prediction of addresses for speculating loads. Rapport de recherche, 97-09, IRIT, février 1997.
  Accès : http://www.irit.fr/publis/APARA/March/R_IRIT_97_09.ps.gz
  BibTeX

• Gilles Berger-Sabatel, Pascal Sainrat, André Seznec, Yvon Jégou, Patrick Garda. Impact des liaisons séries haut débit sur l'architecture des machines parallèles - Rapport final programme de recherches inter-PRC Nouvelles technologies pour l'architecture. Rapport de contrat, -, IRIT, 1995.
  BibTeX

• Stephan Jourdan, Pascal Sainrat. Génération de trace avec Pixie sous IRIX 5.3 et analyse de l'impact des dépendances de données à partir des SPEC92. Rapport de recherche, 95-10-R, IRIT, mars 1995.
  Accès : http://www.irit.fr/publis/APARA/March/R_IRIT_95_10.ps.gz
  BibTeX

• Daniel Litaize, Dominique Carrière, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Evaluations, applications des liaisons série à haut débit - Rapport final pour la région Midi-Pyrénées. Rapport de recherche, 9300422, IRIT, juin 1994.
  BibTeX

• Stephan Jourdan, Pascal Sainrat. Configuration exécutive des Processeurs Superscalaires à Initiation Non Ordonnée. Rapport de recherche, 94-47-R, IRIT, 1994.
  Résumé Accès : http://www.irit.fr/publis/APARA/March/R_IRIT_94_47.ps.gz
  BibTeX

• Daniel Litaize, Dominique Carrière, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Rapport final du projet M3S pour la région Midi-Pyrénées. Rapport de contrat, -, IRIT, juin 1993.
  BibTeX

• Christine Rochange, Pascal Sainrat. Approcher VHDL et utiliser VDS. Rapport de recherche, 92-27-R, IRIT, 1992.
  BibTeX

• F. Baverez, Daniel Litaize, René Pulou, Pascal Sainrat. La liaison de cohérence de M3S et ses interfaces. Rapport de recherche, 91-38-R, IRIT, 1991.
  BibTeX

• René Pulou, Pascal Sainrat. Carte horloge 400 MHz pour le multiprocesseur M3S. Rapport de recherche, 91-90-R, IRIT, 1991.
  BibTeX

• Daniel Litaize, Fatima-Zahra Elkhlifi, Mustapha Lalam, Abdelaziz M'zoughi, Pascal Sainrat. Rapport final, contrat de plan état-région. Rapport de contrat, -, IRIT, juin 1990.
  BibTeX

• Daniel Litaize, Fatima-Zahra Elkhlifi, Mustapha Lalam, Abdelaziz M'zoughi, Pascal Sainrat. Rapport d'avancement des travaux, contrat de plan état-région. Rapport de contrat, -, IRIT, juin 1989.
  BibTeX

Thèses et habilitations / Thesis and HDR

• Pascal Sainrat. Parallélisme niveau tâche et parallélisme niveau instruction. Habilitation à diriger des recherches, Université Paul Sabatier, mars 1998.
  Accès : http://www.irit.fr/publis/APARA/HDRPS.ps.gz
  BibTeX

• Pascal Sainrat. Réseau d'interconnexion du multiprocesseur M3S : étude et mise en oeuvre. Thèse de doctorat, Université Paul Sabatier, janvier 1991.
  BibTeX

Autres types de publications / Other publications

• Hugues Cassé, Pascal Sainrat. Computation of Worst Case Execution Time. Tutoriel. octobre 2010.
  Résumé Accès : http://www.irit.fr/publis/TRACES/11999_socket_workshop2010.pdf
  BibTeX

• Hugues Cassé, Jacques Collet, Yves Crouzet, Christine Rochange, Pascal Sainrat. Maîtriser les temps d'exécution. Vulgarisation. novembre 2007.
  Résumé Accès : http://www.ups-tlse.fr/servlet/com.univ.collaboratif.utils.LectureFichiergw?CODE_FICHIER=1196687680965&ID_FICHE=5217
  BibTeX

• Pascal Sainrat. L'objet informatisé. Diffusion scientifique. novembre 2000. Noir sur Blanc, V.1, N.3, p.3-5
  Accès : http://www.irit.fr/passerelles/NsB/noirsurblanc3.pdf
  BibTeX

• Christine Rochange, Pascal Sainrat, Daniel Litaize. M3S : A Scalable Multiprocessor. Diffusion scientifique. février 1994. TCCA newsletter, IEEE
  BibTeX

• Pascal Sainrat. 800 Mbit/s grâce à l'arséniure de gallium. Diffusion scientifique. octobre 1992. Electronique, le mensuel des ingénieurs de conception, V.21, p.65-70
  BibTeX